Die steigenden Leistungsanforderungen von KI-Prozessoren bringen herkömmliche Speicherarchitekturen hinsichtlich Bandbreite und Stromverbrauch an ihre Grenzen. In der von Sangwook Han aus dem Designteam der Samsung Memory Business Unit vorgestellten Roadmap steht die Neugestaltung der HBM-Basisschicht mithilfe fortschrittlicher Logikprozesse im Mittelpunkt. Mit diesem Ansatz will das Unternehmen die Basisschicht, die bislang für Standard-Schnittstellenaufgaben zuständig ist, in eine aktive Prozessorkomponente verwandeln und dadurch Speicherengpässe beseitigen.
Die Strategie von Samsung besteht aus drei grundlegenden Phasen. Im Mittelpunkt der ersten Phase steht die Rückgewinnung von Prozessorfläche. Durch die Verlagerung des Speichercontrollers auf die Basisschicht und den Einsatz komprimierter Designs für die physische Schicht werden im Hauptprozessorbereich Einsparungen von 5 bis 10 Prozent erzielt. Der Leistungszuwachs beträgt dabei 10 bis 20 Prozent. Die zur Kontrolle thermischer Hotspots entwickelte Heat-Path-Block-Technologie reduziert die Spitzentemperaturen um mehr als 35 Prozent.
Die zweite Phase konzentriert sich auf die Erweiterung des Funktionsumfangs. In diesem Rahmen werden fortschrittliche Sensoren zur Fehlererkennung, On-Chip-Testmechanismen und Funktionen zur direkten Speichererweiterung in die Architektur integriert. Dadurch wird die Datenbewegung minimiert und zugleich der Stromverbrauch des Gesamtsystems gesenkt. In der dritten und letzten Phase wechselt Samsung zu einer vertikalen 3D-Integrationsstruktur namens zHBM. Die im Detail in unserem Bericht über Samsungs HBM4-Speicherproduktion mit einer Ausbeuterate von 80 Prozent beschriebenen Fertigungserfolge bilden die Grundlage für diese fortschrittliche Schichtarchitektur.
Die zHBM-Technologie macht den herkömmlichen 2.5D-Silizium-Interposer vollständig überflüssig. Da die Speicherschichten direkt auf dem Grafikprozessor oder KI-Beschleuniger vertikal gestapelt werden, wird die Distanz der Datenübertragung auf ein Minimum reduziert. Nach den technischen Angaben des Unternehmens bietet zHBM gegenüber standardmäßigen HBM4E-Lösungen eine um 230 % höhere Speicherbandbreite und senkt zugleich den Stromverbrauch des Speichers um 70 %.
Diese Architektur senkt die für die Datenübertragung benötigte Energie pro Bit auf 0,5 Pikojoule und ermöglicht Einsparungen von bis zu 100 Watt pro Speichermodul. Dank der Verbesserungen bei der thermischen und elektrischen Effizienz entsteht für den Hauptprozessor ein zusätzliches Leistungsbudget von 8,3 %. Samsung setzt seine Arbeiten an fortschrittlichen Packaging-Technologien wie Wafer-on-Wafer und dem Bonden hybrider Würfel im Einklang mit dem Ziel der vertikalen Integration fort.
Standards der nächsten Generation und Kapazitätssteigerung
Bei den in der Branche eingesetzten HBM4-Lösungen überschreitet die Bandbreite pro Modul 3 TB/s, während sie beim HBM4E-Standard auf die Marke von 4 TB/s steigt. Mit der HBM5-Generation wird erwartet, dass die Kapazität 60 GB übersteigt und die Bandbreite das Doppelte erreicht. Dass Samsung bei der HBM4-Produktion 4nm-Logikprozesse mit der D1c-Architektur einsetzt, gilt als erster konkreter Schritt hin zu einer fortschrittlichen Integration von Speicher- und Logikschaltungen.