I requisiti di prestazioni sempre più elevati dei processori per l’intelligenza artificiale stanno portando le architetture di memoria tradizionali ai loro limiti in termini di larghezza di banda e consumo energetico. Nella roadmap illustrata da Sangwook Han del Design Team della Memory Business Unit di Samsung, emerge la riprogettazione dello strato di base HBM mediante processi logici avanzati. Con questo approccio, l’azienda mira a trasformare lo strato di base, incaricato delle funzioni di interfaccia standard, in un componente di elaborazione attivo, così da eliminare i colli di bottiglia della memoria.
La strategia di Samsung si articola in tre fasi fondamentali. La prima si concentra sul recupero dell’area del processore. Spostando il controller della memoria nello strato di base e utilizzando progetti di strati fisici più compatti, si ottiene un risparmio compreso tra il 5 e il 10% nell’area principale del processore. Il contributo alle prestazioni si traduce invece in un incremento compreso tra il 10 e il 20%. La tecnologia del Blocco del Percorso Termico, sviluppata per controllare i punti di temperatura termica, riduce le temperature di picco di oltre il 35%.
La seconda fase si concentra sull’ampliamento dell’ambito funzionale. In questo contesto, nell’architettura vengono integrati sensori avanzati per il rilevamento dei guasti, meccanismi di test on-chip e funzionalità per l’espansione diretta della memoria. In questo modo, il movimento dei dati viene ridotto al minimo, diminuendo anche il consumo energetico complessivo del sistema. Nella terza e ultima fase, Samsung passa alla struttura di integrazione verticale 3D denominata zHBM. I risultati produttivi illustrati in dettaglio nel nostro articolo Samsung ha raggiunto un tasso di rendimento dell’80% nella produzione delle memorie HBM4 costituiscono la base di questa architettura avanzata a strati.
La tecnologia zHBM elimina completamente la necessità del tradizionale interposer in silicio 2.5D. Poiché gli strati di memoria vengono impilati verticalmente direttamente sopra il processore grafico o l’acceleratore per l’intelligenza artificiale, la distanza di trasmissione dei dati viene ridotta al minimo. Secondo i dati tecnici dell’azienda, zHBM offre una larghezza di banda della memoria superiore del 230% rispetto alle soluzioni HBM4E standard, riducendo al contempo del 70% il consumo energetico della memoria.
Questa architettura riduce a 0,5 pJ il consumo energetico necessario per bit per il trasferimento dei dati, offrendo al contempo un risparmio energetico fino a 100 Watt per ogni modulo di memoria. Grazie ai miglioramenti in termini di efficienza termica ed elettrica, si crea un budget energetico aggiuntivo dell’8,3% per il processore principale. Samsung continua a lavorare su tecnologie avanzate di packaging, come il wafer-on-wafer e l’ibridazione di cubi, in linea con l’obiettivo dell’integrazione verticale.
Standard di prossima generazione e aumento della capacità
Nelle soluzioni HBM4 utilizzate nel settore, la larghezza di banda per modulo supera il livello di 3 TB/s, mentre nello standard HBM4E questo valore sale fino alla soglia di 4 TB/s. Con la generazione HBM5, si prevede che la capacità superi i 60 GB e che la larghezza di banda raddoppi. L’utilizzo da parte di Samsung di processi logici a 4nm con l’architettura D1c nella produzione di HBM4 rappresenta il primo passo concreto verso un’integrazione avanzata dei circuiti di memoria e dei circuiti logici.