Os crescentes requisitos de desempenho dos processadores de inteligência artificial estão levando as arquiteturas de memória tradicionais aos seus limites em termos de largura de banda e consumo de energia. No roteiro apresentado por Sangwook Han, da Equipe de Design da Unidade de Negócios de Memória da Samsung, destaca-se o redesenho da camada de base da HBM com o uso de processos lógicos avançados. Com essa abordagem, a empresa pretende eliminar os gargalos de memória, transformando a camada de base, que desempenha funções de interface padrão, em um componente de processamento ativo.
A estratégia da Samsung é composta por três etapas principais. A primeira etapa concentra-se na recuperação de área do processador. Com a transferência do controlador de memória para a camada de base e o uso de projetos compactados de camada física, obtém-se uma economia de 5% a 10% na área do processador principal. A contribuição para o desempenho traduz-se em um aumento de 10% a 20%. A tecnologia de Bloco de Caminho Térmico, desenvolvida para controlar os pontos de alta temperatura, reduz as temperaturas máximas em mais de 35%.
A segunda etapa concentra-se na ampliação do escopo funcional. Nesse contexto, sensores avançados de detecção de falhas, mecanismos de teste no chip e recursos de expansão direta de memória são incorporados à arquitetura. Dessa forma, o movimento de dados é minimizado, enquanto o consumo de energia de todo o sistema também é reduzido. Na terceira e última etapa, a Samsung adota uma estrutura de integração vertical 3D denominada zHBM. Os avanços de produção detalhados em nossa notícia “Samsung alcançou uma taxa de rendimento de 80% na produção de memória HBM4” formam a base dessa arquitetura avançada de camadas.
A tecnologia zHBM elimina completamente a necessidade do tradicional interposer de silício 2.5D. Como as camadas de memória são empilhadas verticalmente diretamente sobre o processador gráfico ou o acelerador de inteligência artificial, a distância de transmissão de dados é reduzida ao mínimo. De acordo com os dados técnicos da empresa, a zHBM oferece uma largura de banda de memória 230% maior do que as soluções HBM4E padrão, enquanto reduz o consumo de energia da memória em 70%.
Essa arquitetura reduz para o nível de 0,5 picojoule a energia necessária por bit para a transferência de dados, ao mesmo tempo que proporciona uma economia de energia de até 100 watts em cada módulo de memória. Graças aos ganhos de eficiência térmica e elétrica, é criado um orçamento adicional de energia de 8,3% para o processador principal. A Samsung continua seus trabalhos em tecnologias avançadas de empacotamento, como wafer-on-wafer e ligação híbrida de cubos, em linha com seu objetivo de integração vertical.
Padrões da Próxima Geração e Aumento de Capacidade
Nas soluções HBM4 utilizadas no setor, a largura de banda por módulo já ultrapassa o nível de 3 TB/s, enquanto, no padrão HBM4E, esse número sobe para o limite de 4 TB/s. Com a geração HBM5, espera-se que a capacidade ultrapasse 60 GB e que a largura de banda alcance o dobro. O uso de processos lógicos de 4nm com a arquitetura D1c na produção de HBM4 da Samsung representa o primeiro passo concreto rumo à integração avançada dos circuitos de memória e dos circuitos lógicos.