Yapay zeka işlemcilerinin artan performans gereksinimleri, geleneksel bellek mimarilerini bant genişliği ve güç tüketimi açısından sınırlarına yaklaştırıyor. Samsung Bellek İş Birimi Tasarım Ekibinden Sangwook Han’ın aktardığı yol haritasında, HBM taban katmanının gelişmiş mantık süreçleri kullanılarak yeniden tasarlanması öne çıkıyor. Şirket bu yaklaşımla, standart arayüz görevindeki taban katmanını etkin bir işlemci bileşenine dönüştürerek bellek darboğazlarını gidermeyi amaçlıyor.
Samsung’un stratejisi üç temel aşamadan oluşuyor. İlk aşamanın odağında işlemci alanının yeniden kazanılması bulunuyor. Bellek denetleyicisinin taban katmanına taşınması ve sıkıştırılmış fiziksel katman tasarımlarının kullanılmasıyla ana işlemci alanında yüzde 5 ila 10 arasında tasarruf elde ediliyor. Bunun performansa katkısı ise yüzde 10 ila 20 artış şeklinde gerçekleşiyor. Termal sıcaklık noktalarını kontrol etmek için geliştirilen Isı Yolu Bloğu teknolojisi, tepe sıcaklıklarını yüzde 35’ten fazla azaltıyor.
İkinci aşama, işlevsel kapsamın genişletilmesine odaklanıyor. Bu kapsamda gelişmiş arıza tespit sensörleri, çip üstü test mekanizmaları ve doğrudan bellek genişletme özellikleri mimariye dahil ediliyor. Böylece veri hareketi en aza indirilirken sistem genelindeki güç tüketimi de azaltılıyor. Üçüncü ve son aşamada Samsung, zHBM olarak adlandırılan dikey 3D entegrasyon yapısına geçiyor. Samsung HBM4 bellek üretiminde yüzde 80 verimlilik oranını yakaladı haberimizde ayrıntıları aktarılan üretim başarıları, bu gelişmiş katman mimarisinin temelini oluşturuyor.
zHBM teknolojisi, geleneksel 2.5D silisyum ara katmanına duyulan ihtiyacı tamamen ortadan kaldırıyor. Bellek katmanları doğrudan grafik işlemci veya yapay zeka hızlandırıcısının üzerine dikey biçimde istiflendiği için veri iletim mesafesi minimuma indiriliyor. Şirketin teknik verilerine göre zHBM, standart HBM4E çözümlerine göre yüzde 230 daha yüksek bellek bant genişliği sağlarken bellek güç tüketimini yüzde 70 azaltıyor.
Bu mimari, veri aktarımı için bit başına gereken enerjiyi 0.5 pikojul düzeyine indirirken her bellek modülünde 100 Watt’a kadar güç tasarrufu sunuyor. Termal ve elektriksel verimlilikten sağlanan kazanımlar sayesinde ana işlemci için yüzde 8.3 oranında ilave güç bütçesi oluşuyor. Samsung, dikey entegrasyon hedefi doğrultusunda wafer-on-wafer ve hibrit küp bağlama gibi ileri paketleme teknolojileri üzerindeki çalışmalarını devam ettiriyor.
Gelecek Nesil Standartlar ve Kapasite Artışı
Sektörde kullanılan HBM4 çözümlerinde modül başına bant genişliği 3 TB/s seviyesini aşarken, HBM4E standardında bu rakam 4 TB/s sınırına yükseliyor. HBM5 nesliyle birlikte kapasitenin 60 GB üzerine çıkması ve bant genişliğinin iki katına ulaşması bekleniyor. Samsung’un HBM4 üretiminde D1c mimarisiyle 4nm mantık süreçlerini kullanması, bellek devreleri ile mantık devrelerinin ileri düzeyde bütünleştirilmesi yönünde atılmış ilk somut adım niteliği taşıyor.