Las crecientes necesidades de rendimiento de los procesadores de inteligencia artificial están acercando las arquitecturas de memoria tradicionales a sus límites en términos de ancho de banda y consumo energético. La hoja de ruta presentada por Sangwook Han, del Equipo de Diseño de la Unidad de Negocio de Memoria de Samsung, destaca el rediseño de la capa base de HBM mediante procesos lógicos avanzados. Con este enfoque, la empresa pretende transformar la capa base, cuya función estándar es actuar como interfaz, en un componente de procesamiento activo para eliminar los cuellos de botella de la memoria.
La estrategia de Samsung consta de tres etapas fundamentales. La primera se centra en recuperar espacio en el procesador. Al trasladar el controlador de memoria a la capa base y utilizar diseños de capa física compactados, se consigue un ahorro de entre el 5 % y el 10 % en el área principal del procesador. Su contribución al rendimiento se traduce en un aumento de entre el 10 % y el 20 %. La tecnología Heat Path Block, desarrollada para controlar los puntos de temperatura térmica, reduce las temperaturas máximas en más del 35 %.
La segunda etapa se centra en ampliar el alcance funcional. En este contexto, se incorporan a la arquitectura sensores avanzados de detección de fallos, mecanismos de prueba en el chip y funciones de expansión directa de la memoria. De este modo, se minimiza el movimiento de datos y se reduce también el consumo energético de todo el sistema. En la tercera y última etapa, Samsung pasa a una estructura de integración vertical 3D denominada zHBM. Los logros de producción detallados en nuestro artículo «Samsung alcanza una tasa de rendimiento del 80 % en la producción de memoria HBM4» constituyen la base de esta arquitectura avanzada de capas.
La tecnología zHBM elimina por completo la necesidad del interposer de silicio 2.5D tradicional. Dado que las capas de memoria se apilan verticalmente directamente sobre el procesador gráfico o el acelerador de inteligencia artificial, la distancia de transmisión de datos se reduce al mínimo. Según los datos técnicos de la empresa, zHBM ofrece un ancho de banda de memoria un 230 % superior al de las soluciones HBM4E estándar, al tiempo que reduce un 70 % el consumo energético de la memoria.
Esta arquitectura reduce hasta 0,5 picojulios la energía necesaria por bit para la transferencia de datos, y proporciona un ahorro energético de hasta 100 vatios en cada módulo de memoria. Gracias a las mejoras obtenidas en eficiencia térmica y eléctrica, se genera un presupuesto energético adicional del 8,3 % para el procesador principal. Samsung continúa trabajando en tecnologías avanzadas de empaquetado, como wafer-on-wafer y la unión híbrida de cubos, en línea con su objetivo de integración vertical.
Estándares de próxima generación y aumento de la capacidad
En las soluciones HBM4 utilizadas en el sector, el ancho de banda por módulo supera el nivel de 3 TB/s, mientras que en el estándar HBM4E esta cifra aumenta hasta el límite de 4 TB/s. Con la generación HBM5, se espera que la capacidad supere los 60 GB y que el ancho de banda alcance el doble. El uso por parte de Samsung de procesos lógicos de 4nm con la arquitectura D1c en la producción de HBM4 constituye el primer paso concreto hacia la integración avanzada de los circuitos de memoria y los circuitos lógicos.