Растущие требования к производительности процессоров для искусственного интеллекта приближают традиционные архитектуры памяти к их пределам с точки зрения пропускной способности и энергопотребления. В представленной Sangwook Han из команды проектирования подразделения памяти Samsung дорожной карте особое место занимает переработка базового слоя HBM с использованием передовых логических техпроцессов. Благодаря этому подходу компания намерена превратить базовый слой, выполняющий функцию стандартного интерфейса, в полноценный компонент процессора и устранить узкие места в работе памяти.
Стратегия Samsung состоит из трех основных этапов. В центре первого этапа — высвобождение процессорной площади. Перенос контроллера памяти на базовый слой и использование конструкций с компактным физическим уровнем позволяют сэкономить от 5 до 10% площади основного процессора. Прирост производительности при этом составляет от 10 до 20%. Технология блока теплового пути, разработанная для контроля температурных зон, снижает пиковые температуры более чем на 35%.
Второй этап сосредоточен на расширении функциональных возможностей. В архитектуру внедряются передовые датчики обнаружения неисправностей, механизмы тестирования на кристалле и функции прямого расширения памяти. Это позволяет минимизировать перемещение данных и одновременно снизить энергопотребление системы в целом. На третьем и последнем этапе Samsung переходит к вертикальной 3D-интеграции, получившей название zHBM. Производственные достижения, подробно описанные в нашей новости о достижении Samsung показателя выхода 80% при производстве памяти HBM4, формируют основу этой усовершенствованной многоуровневой архитектуры.
Технология zHBM полностью устраняет необходимость в традиционном 2.5D-кремниевом интерпозере. Поскольку слои памяти вертикально размещаются непосредственно поверх графического процессора или ускорителя искусственного интеллекта, расстояние передачи данных сводится к минимуму. Согласно техническим данным компании, zHBM обеспечивает на 230% более высокую пропускную способность памяти по сравнению со стандартными решениями HBM4E, одновременно снижая энергопотребление памяти на 70%.
Эта архитектура снижает необходимую для передачи данных энергию до 0,5 пикоДж на бит и обеспечивает экономию до 100 Вт на каждом модуле памяти. Благодаря повышению тепловой и электрической эффективности для основного процессора формируется дополнительный энергетический бюджет в размере 8,3%. Samsung продолжает работу над передовыми технологиями упаковки, такими как wafer-on-wafer и гибридное кубическое соединение, в соответствии с целью вертикальной интеграции.
Стандарты следующего поколения и увеличение ёмкости
В используемых в отрасли решениях HBM4 пропускная способность на модуль превышает 3 TB/s, тогда как в стандарте HBM4E этот показатель повышается до отметки 4 TB/s. Ожидается, что с поколением HBM5 ёмкость превысит 60 GB, а пропускная способность увеличится вдвое. Использование Samsung 4nm логических техпроцессов с архитектурой D1c при производстве HBM4 представляет собой первый конкретный шаг на пути к расширенной интеграции схем памяти и логических схем.